(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-257358 (P2001-257358A)

EE45 FF03 FF26 GG02 GG12

(43)公開日 平成13年9月21日(2001.9.21)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 29/786

H01L 29/78

617N 5F110

626C

審査請求 未請求 請求項の数10 OL (全 8 頁)


特顧2000-69183(P2000-69183)	(71)出願人 000003078	
	株式会社東芝	
(22)出願日 平成12年3月13日(2000.3.13)	東京都港区芝浦一丁目1番1号	
	(72)発明者 土明 正勝	
	神奈川県横浜市磯子区新杉田町8番地 枝	珠
	式会社東芝横浜事業所内	
	(72)発明者 水島 一郎	
	神奈川県横浜市磯子区新杉田町8番地 様	朱
	式会社東芝横浜事業所内	
	(74)代理人 100081732	
	弁理士 大胡 典夫 (外2名)	
	Fターム(参考) 5F110 AA16 EE02 EE09 EE30 EE41	
		株式会社東芝 東京都港区芝浦一丁目1番1号 (72)発明者 土明 正勝 神奈川県横浜市磯子区新杉田町8番地 式会社東芝横浜事業所内 (72)発明者 水島 一郎 神奈川県横浜市磯子区新杉田町8番地 式会社東芝横浜事業所内 (74)代理人 100081732 弁理士 大胡 典夫 (外2名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 薄膜化したダブルゲートSOI-MOSFE Tによる移動度の増大を享受しつつ、しかも、製造コストの増大を回避できる、超高速ダブルゲートSOI-MOSFET構造、及び、同半導体装置の製造方法を提供する。

【解決手段】 単結晶シリコン基板内に任意形状の空洞 102を形成し、この空洞内壁面に、この空洞部を保ったまま、下部ゲート絶縁膜201、および、下部ゲート電極202となるべき物質を形成した後、空洞上部の単結晶シリコン層を素子領域形状に加工する。このとき、この素子領域をなす島状単結晶シリコン層は下部ゲート電極となる物質により支持する。次いで、素子領域上に第一のゲート電極を加工形成し、これをマスクとして素子領域シリコン層を貫通して下部ゲート電極物質に選択的に不純物を導入し、第一のゲート電極によってマスクされた領域以外の下部ゲート電極物質を絶縁層に変化させる。



NN62 QQ11

【特許請求の範囲】

【請求項1】 単結晶シリコン層チャネル領域と、その直上に形成された第一のゲート絶縁層と第一のゲート電極、単結晶シリコン層チャネル領域直下の第一のゲート電極に相対する位置に形成された第二のゲート絶縁層と第二のゲート電極、および、単結晶シリコン層チャネル領域と第二のゲート電極を直下の支持基板から分離する空洞を有することを特徴とするMOSFET半導体装置

【請求項2】 請求項1記載の半導体装置において、複 10 数の上記MOSFET半導体装置が連結した同一の空洞で支持基板から分離されていることを特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、それぞれその上部に請求項1記載のMOSFETが形成された複数の空洞を有することを特徴とする半導体装置。

【請求項4】 請求項1記載の半導体装置において、上記第二のゲート絶縁層がシリコン窒化膜であることを特徴とする半導体装置。

【請求項5】 請求項1記載の半導体装置において、上 20 記第二のゲート電極がポリシリコン膜であることを特徴 とする半導体装置。

【請求項6】 請求項1記載の半導体装置製造方法において、上記空洞はシリコン基板に複数のトレンチを形成しこれを熱処理して形成することを特徴とする半導体装置の製造方法。

【請求項7】 請求項6記載の半導体装置製造方法において、第二のゲート電極材を空洞内壁に堆積し、これに第一のゲート電極をマスクとして不純物を導入して第二のゲート電極を形成することを特徴とする半導体装置の 30 製造方法。

【請求項8】 請求項7記載の半導体装置製造方法において、第二のゲート電極はポリシリコンであり、上記不純物は酸素であることを特徴とする半導体装置の製造方法。

【請求項9】 請求項7記載の半導体装置製造方法において、第二のゲート電極材の一部が不純物によって絶縁体に変化することを特徴とする半導体装置の製造方法。

【請求項10】 請求項7記載の半導体装置製造方法に おいて、第二のゲート電極材の一部が素子間配線として 40 利用されていることを特徴とする半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、大規模集積化半導体装置、特にシリコンーオンーインシュレータ (SOI) 構造の超高速電界効果型トランジスター (以下SOI-MOSFETと略記する)及びその製造方法に関する。

[0002]

2

【従来の技術】高周波移動体通信の目覚しい普及に代表されるように、超高速高機能半導体装置の実現により社会生活の情報化が著しく進行している。これに伴い、これらに用いられる個々の半導体系子の微細化、高速化、大規模集積化、ワンチップ化に対する要求は時を追って増大している。しかし、これらの半導体素子の主要な構成要素であるMOSFETの微細化を考えた場合、これには様々な困難が伴う。例えば、MOSFETのチャネル長(即ちゲート電極の長さ)の縮小に伴いしきい値電圧が下降する短チャネル効果や、従来の局所的酸化技術では酸化領域が素子分離領域からはみ出してしまうため、微細な素子分離構造が形成できないことなどである。

【0003】この様な問題に対して、シリコンーオンー インシュレータ(SOI)構造へのLSI回路の製造が 提案されている。特に、絶縁体上に形成されたシリコン 層の膜厚を薄くしていくことで、ソース・ドレイン領域 に隣接したエクステンション部の厚さを制限し、この部 分の電界分布を変化させ、MOSFET装置の微細化に 伴う短チャネル効果を抑制できる。さらに、浅いトレン チによる素子分離 (STI) 技術を用いることで、薄膜 SOI装置の素子分離は、素子形成領域以外を単にエッ チング除去することで、容易に達成される。加えて、シ リコン層の膜厚をチャネル部を伝導する電子の波動函数 のチャネル垂直方向における広がり程度以下に薄くする ことで、シリコン層中の導伝帯の電子状態のエネルギー 縮退が解除され、チャネル部には、有効質量の小さな、 即ち、高速の電子のみが誘起され、チャネル部の移動度 が上昇し、MOSFET素子の高速化が達成されること が知れれている。[S. Takagi, et. al. J pn. J. Appl. Phys., Vol. 37, p. 1289 (1998)]

さらに、薄いチャネルシリコン層を上下からゲート絶縁膜を介してゲート電極ではさみこむいわゆるダブルゲートSOI-MOSFET構造をとることで、シリコン層の上下界面がそれぞれチャネルとして機能するようになり、また上下のチャネル領域に形成される量子井戸の事法ではのエネルギー縮退が容易に解除され、即ち、高速子状態のエネルギー縮退が容易に解除され、即ち、高速の電子のみが誘起され、チャネル部の移動度が上昇し、MOSFETの駆動力は二倍以上の向上が見込まれる。 [M. Shoji et al, J. Appl. Phys. p. 2722, (1999)] 加えて、この構造は短チャネル効果の抑制に対してきわめて有効でゲート長20 nm以下の素子の実現も可能である。 [X. Huang, et al, IEDM'99, p67(1999)]

しかしながら、このようなダブルゲートシリコンーオン ーインシュレータ (SOI) 構造の実現には以下のよう 50 なさまざまな問題が生じてくる。

【0004】第一に、SOI構造を実現するためには、 従来SOIwaferを用いているが、SOI waf erはbulk silicon waferに比して コスト高のうえ、wafer作成に伴う結晶欠陥の深入に を免れ得ない。SOI waferは汎用であるがゆえ に、wafer上どの部位に結晶欠陥が存在しても、こ の部位に重要な素子が形成される可能性は常に存在す る。よってwafer全面にわたって結晶欠陥の生成を 厳しく制御する必要が生じSOIwaferの製造を技 術的にも困難なものとしている。

【0005】第二に、薄い単結晶シリコン層を上下(裏

表)から正確にはさみこむゲート電極の形成が困難であ る。従来、このような構造を達成するためには、通常の シリコンwafer上に片側の第一のゲート電極を形成 した後、この上に CVD酸化膜などの絶縁体を堆積 し、さらにこれを平坦化し、加えてこのwaferを上 下反転して、ゲートを形成した第一の半導体主面を下に して第二の支持シリコンwaferに接着し、引き続 き、第一のシリコンwaferを削り薄膜化し、薄いシ リコン層を形成し、最後にこの上の第一のゲート電極に 20 対応する部分に対を成す第二のゲート電極を形成する。 【0006】しかし、このような手法では、ただでさえ 作成の難しい貼り合わせSOI waferを素子が作 り込まれたwaferを用いて製造していることにな り、均一で薄いシリコン層を得ることは難しい。均一で 薄いシリコン層はチャネル層として働くのでこの膜圧を 制御することは極めて重要である。また貼り合わせに伴 う結晶欠陥の混入や、微粒子やガスの接合面への封入な どに伴う不具合も深刻なものとなる。さらに致命的なの は、埋め込まれた第一のゲート電極にきわめて正確に第 30 二のゲート電極を配置形成しなければならず、位置合わ せ等lithography工程に過度の負担がかか る。さらに、この困難は素子の微細化を追って増大する ことは言うまでもない。

【0007】このような困難を回避するために、まずSOIwafer上のシリコン層を薄い壁上に垂直加工し、このシリコンの壁を覆うようにCVD ポリシリコンを形成した後、これを垂直方向に、シリコン壁の中央部を跨ぐ部分のみを残してRIE加工除去して、シリコン壁の裏表を跨ぐゲート電極を形成するという手法も試 40 みられている。

【0008】しかし、このような手法では、まずSOIwafer上のシリコン層を薄い壁上に加工することが困難である。特に薄いシリコンチャネル層を壁上に形成するためにはシリコン層膜圧に相当するきわめて微細なRIE加工マスクを使用しなければならずlithography工程に過度の負担がかかることは以前と同様である。さらにシリコンチャネル層がRIEに直接晒されているため、ここに結晶欠陥や不純物が混入する可能性が極めて高い。また、加工形成できるシリコン層薄壁50

4

の高さ(即ち、MOSFETの幅)はSOIwafer のシリコン層膜圧、あるいはRIE加工技術で規定され ており、任意の幅のMOSFETを形成することができ ない。「加えていシリコン層薄壁をまたくゲート電極の加・ 工も困難である。垂直にかみそりのように屹立したシリ コン層薄壁のような非常に起伏に富んだ構造にきわめて 微細なゲート電極加工用レジストパターンを形成するこ とは難しく、RIE加工除去工程も、シリコン層薄壁側 部でのいわゆる側壁残滓を完全に排除するために、きわ めて高選択比のRIE工程を長時間施さなければならず 結晶欠陥や不純物が混入する可能性が増大するのみなら ず、throughputも低下する。この事情は、い わゆるダマシーン工程によりゲート構成部分を選択的に RIE加工除去する場合も同様であることはいうまでも ない。また、垂直に屹立したソース/ドレイン領域に電 気的コンタクトをとることも難しい。

[0009]

【発明が解決しようとする課題】以上詳しく説明した通り、薄膜化したダブルゲートSOI-MOSFETにより短チャネル効果を抑制し、さらにチャネル移動度の増大を利用して超高速SOI-MOSFETを形成しようとするとその製造工程は極度に複雑化するという困難があった。

【0010】本発明は、上記のような、従来技術の欠点を除去し、薄膜化したダブルゲートSOI-MOSFETによる移動度の増大を享受しつつ、しかも、製造コストの増大を回避できる、超高速ダブルゲートSOI-MOSFET構造、及び、同半導体装置の製造方法を提供しようとするものである。

[0011]

【課題を解決するための手段】上記課題を解決するため に、本発明は、単結晶シリコン基板内に任意形状の空洞 を形成し、この空洞内壁面に、この空洞部を保ったま ま、下部ゲート絶縁膜、および、下部ゲート電極となる べき物質を形成した後、空洞上部の単結晶シリコン層を 素子領域形状に加工する。このとき、この素子領域をな す島状単結晶シリコン層は下部ゲート絶縁膜、下部ゲー ト電極となる物質により支持する。次いで、素子領域上 に第一のゲート電極を加工形成し、これをマスクとして 素子領域シリコン層を貫通して下部ゲート電極物質に選 択的に不純物を導入し、第一のゲート電極によってマス クされた領域以外の下部ゲート電極物質を絶縁層に変化 させることを含んでいる。加えて、本発明は、絶縁層に ならなかった下部ゲート電極部分を上部に形成された第 ーのゲート電極とともにダブルゲートSOI-MOSF ET構造のゲート電極として利用すると同時に、絶縁層 となった下部ゲート電極物質およびこの下部に残存する 空洞部を素子の力学的支持、および、電気的素子分離に 利用することを含んでいる。

(作用) 単結晶シリコン基板に微細な t r e n c h を多

数形成しこれを水素雰囲気中で熱処理することで、シリコン原子の自己拡散作用により、微細な t r e n c h は変形し、シリコン基板内に目途の任意形状の空洞が形成される。資料なSOI基板生成工程を経る必要がないので、結晶欠陥のない薄い単結晶シリコン層を必要領域に簡便に形成することが可能であり、SOI基板を用いることによるコスト上昇、結晶欠陥の混入を防止し、高い歩留まりを確保できる。

【0012】シリコン内空洞は区分けされた形で形成す 10 ることが可能であり、このそれぞれの空洞に通じる穴を形成し、ここからCVD法などの方法で下部ゲート電極構成物質(たとえばポリシリコン)を形成できる。また空洞は任意の形状に形成できるので、個々の空洞の形状を調節して、その上部単結晶シリコン層に形成されるべき素子形状に応じて、この素子を目途の力学的強度で保持するように設計できる。

【0013】内部空洞、および、下部ゲート電極構成物質の形成後、素子領域の形成から上部ゲート電極の形成までは、従来の製造方法になんら工程を追加することな 20 く遂行可能となる。

【0014】第一のゲート電極をマスク材として下部電 極物質に不純物 (たとえば、酸素)を導入(イオン注 入) しこれを絶縁体化する。この絶縁体化は酸素を導入 されたポリシリコン層を不活性雰囲気で熱処理すること で酸素導入部でのみ選択的に進行する。このため、絶縁 体化されなかった下部電極物質領域に上部ゲート電極と 自己整合的に下部ゲート電極が形成される。この結果、 従来の製法で要求されるような高精度の上下ゲート電極 間のallignmentは必要なくなる。また、チャ 30 ネルを形成するシリコン層は薄いのでこれを貫通して下 部電極構成物質に不純物を導入することは容易である。 不純物導入に晒されている領域はソース/ドレイン領域 であり、チャネル部分はこれに該当しないので不必要な 結晶欠陥はチャネル部分には導入されない。よってチャ ネル部の高移動度を確保できる。また酸素の導入によ り、若干の格子間酸素をソース/ドレイン領域に残存さ せることで転移の発生伝播を抑制できる。

【0015】第一のゲート電極をマスク材として下部電極物質に不純物 (たとえば、酸素)を導入しこれを絶 40 縁体化することにより、下部ゲート電極の加工と素子分離が同時に完成される。

【0016】下部ゲート電極構成物質を形成するにあったて、内部空洞を埋め尽くさずにこの空洞を残存させることにより、下部電極構成物質が絶縁体に変性する(たとえば ポリシリコンが酸化される)時に体積変化を伴うとしてもこの変化を内部空洞が吸収する。よって体積変化が上部シリコン層に歪を与えることを抑止できる。

【0017】下部ゲート電極構成物質を形成するにあったて、内部空洞を埋め尽くさずにこの空洞を残存させる 50

6

ことにより、この空洞は低誘電率層として活用される。 よって素子スピードの更なる向上が見込まれる。

【0018】下部ゲート電極は上部ゲート電極とコンタクト形成のための引き出し部分まで含めて同形的に加工がされる。このため上下ゲート電極の電気的接続は上部ゲート電極へのコンタクトホール形成時に下部ゲート電極に達するまでRIE加工を施せば自動的に完了する。

【0019】かくて、短チャネル効果のない、高移動度の超高速ダブルゲート(Double-Gate) SOI MOSFETが簡便に実現される。

[0020]

【発明の実施の形態】(実施例)以下、本発明の一実施例を図面を参照して説明する。本発明は、廉価なバルクシリコン基板上に、ダブルゲートSOI構造の超高速MOSFETを形成する簡略な製造工程を具現する。

【0021】図1-aは、シリコン半導体基板100、および、この目途の領域に格子状に形成製された微細なトレンチ101、を示す断面鳥瞰図である。微細なトレンチはRIEのような公知の手法のうち効果的な方法により形成できる。

【0022】図1-bは、図1-aの構造をたとえば水 素雰囲気中で1100℃で熱処理した結果得られる内部 空洞102を示す断面鳥瞰図である。微細なトレンチ1 01は熱処理により変形し融合することで内部空洞10 2を形成する。内部空洞102の上部天井坂として薄い 単結晶シリコン層103が形成される。この厚さtはト レンチ101の格子間隔d、トレンチ径r、とt=2 7. 83 r 3/d 2という関係になることが知られてい る。[T. Sato, et. al, IEDM-99, p 517, (1999)] これらのパラメターを制御して 目途の膜厚の革結晶シリコン層103を得ることができ る。また内部空洞形成後例えば熱酸化工程およびHF剥 離を通じて、このシリコン層を任意の膜厚、例えば10 OA、に薄膜化できることはいうまでもない。最後に、 内部空洞に通ずる開口104をRIEのような公知の手 法のうち効果的な方法により形成する。

【0023】図2は、図1-bの構造に開口部104を通じて、下部ゲート絶縁膜として、例えば熱窒化膜201を例えば50A、下部ゲート電極構成物質202、例えば導電性不純物を混入したポリシリコンを例えば1000Aを例えばCVD(Chemical Vapor

Deposition)法を用いて内部空洞102の内壁面に内部空洞を完全に埋め尽くすことなく形成した後を示す断面鳥瞰図である。CVDによるポリシリコンの堆積は内壁面に沿って均一(conformal)に進むのでこのような構造は容易に達成できる。残存する内部空洞の幅は少なくとも、上部ポリシリコンの酸化に伴う体積膨張後にも空洞が埋め尽くされないようにする。この場合1000 Aのポリシリコンが酸化されることにより約2200Aの熱酸化膜が形成されるので残

存内部空洞の幅は1200A以上あることが望ましい。 また、開口部104の周囲にもCVDによりポリシリコ ンが形成されるが、開口部104の寸法を調整して目途 :の厚さのポリシリコシが形成された時点でこの開口部が・/-閉じられるようにしておけば都合がよい。例えば開口部 104の径を2000Aとしておくことで1000Aのポ リシリコンが内壁面に沿って形成された時点で自動的に 開口部が閉じられる。これにより、必要以上の膜厚が内 壁面に形成されるのを防ぐことができるのみならず、図 示はしていないが複数の空洞に径の異なる開口部を設け 10 ておけば、それぞれその径に応じて異なる膜厚のポリシ リコンがそれぞれの内壁に1度のCVD工程により堆積 することもできる。CVD法の場合、上部単結晶シリコ ン層103の上にもポリシリコンが形成されるがこれ は、RIEのような公知の手法のうち効果的な方法によ り容易に除去できることは言うまでもない。内壁へのゲ ート電極材の形成は必ずしもCVD法によって行われな くとも、めっき法などを用いて金属物質を堆積すること も可能である。

【0024】図3は、図2の構造にたいし、上部単結晶 20 シリコン層103を素子領域が形成される島状領域30 1に加工形成した後の断面鳥瞰図を示す。素子領域の加 工は、下部ゲート熱窒化膜201が素子領域以外の部分 で露出するまでLithography法およびRIE 法のような公知の手法のうち効果的な方法により単結晶 シリコン層103を除去することで容易に達成できる。 【0025】図4は、図3の構造に対し、単結晶シリコ ン素子領域301上のチャネル領域302を含む領域に 上部ゲート電極401、上部ゲート電極上のマスク材4 02を加工形成した後の断面鳥瞰図を示す。上部ゲート 30 電極401と単結晶シリコン素子領域301間には上部 ゲート絶縁膜403が形成されている。上部ゲート絶縁 膜403は上部単結晶シリコン層103を例えば熱窒化 し、例えば50Aの窒化膜を形成することで得られる。 このとき、開口部104を封止する下部ゲート電極材の 表面にも窒化膜が形成され、内部空洞は下部ゲート電極 材202、窒化膜により完全に封鎖される。この後、上 部ゲート電極401、例えば導電性不純物を混入したポ リシリコン、とマスク材402、例えばシリコン窒化膜 を、例えば1000A、2000Aそれぞれ例えばCVD 40 法を用いて堆積し、Lithography法およびR IE法のような公知の手法のうち効果的な方法により所 望のゲート電極形状に加工形成することで実現される。 上部ゲート電極は電気的コンタクトを設けるために単結 晶シリコン素子領域301以外の領域にも引き出されて いる。また、図示はしないが、ゲート電極の局所的電気 接続を素子間で行いたい場合は上部ゲート電極は複数の 素子間にまたがって形成されることもある。必要に応じ て、ゲート電極の側部にゲート側壁が形成されていても よいことは言うまでもない。

8

【0026】引き続き、図5に示すように上部ゲート電 極401、とマスク材402、を利用して、図4に示さ れる構造体にたいして、酸素501をイオン注入する。 注入量は1000人のポリシリコンを酸化するのに必要 なdose、この場合1x1018cm-2、に設定さ れる。イオン注入のエネルギーは薄いシリコン層301 のソース/ドレイン領域303,304を貫通し、下部 電極物質202に達するように調節する。また酸素イオ ンはマスク材402で遮られ、上部ゲート電極401、 その直下の単結晶シリコンチャネル302,下部ゲート 電極材には達しない。この結果、上部ゲート電極401 の形状に応じて、酸素の注入されない下部ゲート電極領 域が自動的に形成される。ソース/ドレイン領域30 3,304には結晶欠陥が生成されるが、後の熱処理で チャネル領域に残存する単結晶を種として再結晶化され 欠陥は回復される。また結晶欠陥が残存していても、チ ャネル部分が単結晶であれば完全空乏化型のSOI-M OSFETでは接合リークを心配する必要はない。ま た、若干の酸素がソース/ドレイン領域に残存すること で、転移の伝播が抑制されると言う利点が生まれること も付記しておく。さらに、イオン注入プロファイルを調 整するためにこの構造全体にバッファーとなる物質を堆 積し、このバッファー層越しに酸素注入を行うこともで きることは明らかである。

【0027】さらに、図6に示すように、図5の構造体 を不活性雰囲気、例えばアルゴン雰囲気中で例えば13 5.0℃で熱処理し、酸素の注入された下部ゲート電極材 領域を素子分離酸化膜601に変化させる。この結果上 部ゲート電極401に自己整合的に下部ゲート電極60 2が形成される。また、素子分離が同時に完了する。こ のとき、単結晶シリコン素子領域301と下部電極物質 202との間に形成されている下部ゲート熱窒化膜20 1が酸素の拡散を抑止し単結晶シリコン素子領域301 が酸化されることを阻止する。また、酸化に伴い起こる 体積膨張も、残存内部空洞への膨張が許されていること から大きな応力を発生させずに進行する。また、体積膨 張に付随した下部ゲート電極602の寸法変化は、上部 ゲート電極側部に側壁を形成し、酸素イオン注入領域を 調節しこの変換差を利用して吸収することができること は明らかであろう。さらに絶縁体化したあとも内部空洞 102を残存させることで素子全体をもっとも誘電率の 小さい空洞で基板から分離することが可能となり、素子 性能の高速化が見込める。

【0028】ついで、公知の手法のうち効果的な方法でソース/ドレイン領域303,304に所望の導電性不純物を注入し、ダブルゲートSOI MOSFET構造が実現される。さらに公知の手法のうち効果的な方法で、層間絶縁膜、およびこれを貸き各電極にいたるコンタクトを形成する。このとき、ゲート電極へのコンタクトホール開口にさいしては、上部ゲート電極401を貫

通し、下部ゲート電極602にいたるまで加工を継続し、その後ここに金属物質を充填するだけで、従来の工程になにも付加的な工程を設けることなく上下ゲート電極の電気的接続が完了することに注意する。

【0029】これに引き続き、公知の技術を用いて、配 線工程、実装工程などを経て、半導体装置を完成させ る。

【0030】上記、実施例は、ポリシリコンに酸素を注入して得られるダブルゲートSOIMOSFETの製造方法を示したが、下部ゲート電極形成法はこれに限られ 10 るものではない。例えば、ポリシリコンにGeなどを注入しこの部分を選択的に除去しても下部電極の形成は可能であるし、Geの代わりにFを使ってchamicaldry etchingのレートを増加させ下部ゲート電極を形成することも可能である。この場合下部電極以外の部分は空洞という絶縁体に変化したと考えることができる。

【0031】また、本手法を応用して、上部ゲート電極にダミーパターンを形成することで、下部電極材をもちいた埋め込み配線をダブルゲートSOI MOSFET 20と同時に形成することもできることをここに付記しておく。

[0032]

【発明の効果】以上、詳述してきた様に、本発明によれば、単結晶シリコン基板に微細なtrenchを多数形成しこれを水素雰囲気中で熱処理することで、シリコン基板内に目途の任意個数、任意形状の空洞、および、空洞の上部には薄い単結晶のシリコン層を形成しているので、複雑なSOI基板生成工程を経る必要がなく、結晶欠陥のない薄い単結晶シリコン層を必要領域に簡便に形 30成することが可能であり、SOI基板を用いることによるコスト上昇、結晶欠陥の混入を防止し、高い歩留まりを確保できる。

【0033】半導体装置内に複数の内部空洞を形成することが可能であり、さらに、bulk型MOSFETを同一基板上に混載することも可能である。

【0034】空洞に通じる穴を形成し、ここからCVD 法などの方法で下部ゲート電極構成物質および下部ゲート絶縁膜を簡便に形成できる。この後素子領域の形成から上部ゲート電極の形成までは、従来の製造方法になん 40 ら工程を追加することなく遂行可能となる。よって従来に見られていた複雑な製造工程を排除できる。

【0035】空洞に至る開口部の寸法を調整して目途の厚さの下部ゲート電極構成物質が形成された時点でこの開口部が閉じられるようにしておけば、必要以上の膜厚が内壁面に形成されるのを防ぐことができる。CVD法の工程で均一性に問題があったとしてもこの影響を受けずにすむ。また、空洞に至る開口部を封止する手間も省ける。

【0036】また空洞は任意の形状に形成できるので、

10

個々の空洞の形状を調節して、その上部単結晶シリコン 層に形成されるべき素子形状に応じて、この素子を目途 の力学的強度で保持するように設計できる。また、任意 の素子領域の形状に対応できる。

【0037】第一のゲート電極をマスク材として下部電極物質に酸素をイオン注入しこれを絶縁体化するため上部ゲート電極と自己整合的に下部ゲート電極が形成される。この結果、従来の製法で要求されるような高精度の上下ゲート電極間のallignmentは必要なくなる。

【0038】第一のゲート電極をマスク材として下部電極物質に不純物を導入しこれを絶縁体化することにより、下部ゲート電極の加工と素子分離が同時に完成される。

【0039】素子領域を形成するシリコン層は薄いのでこれを貫通して下部電極構成物質に不純物を導入することは容易である。

【0040】不純物導入に晒されている領域はソース/ドレイン領域であり、チャネル部分はこれに該当しないので不必要な結晶欠陥はチャネル部分には導入されない。よってチャネル部の高移動度を確保できる。

【0041】酸素の導入にあたり、若干の格子間酸素をソース/ドレイン領域に残存させることで転移の発生伝播を抑制できる。

【0042】下部ゲート電極構成物質を形成するにあったて、内部空洞を埋め尽くさずにこの空洞を残存させることにより、下部電極構成物質が絶縁体に変性する(たとえば ポリシリコンが酸化される)時に体積変化を伴うとしてもこの変化を内部空洞が吸収する。よって体積変化が上部シリコン層に歪を与えることを抑止できる。

【0043】下部ゲート絶縁膜として熱窒化膜を利用することにより酸素の拡散を抑止し単結晶シリコン素子領域が酸化されることを阻止するできる。

【0044】下部ゲート電極構成物質を形成するにあったて、内部空洞を埋め尽くさずにこの空洞を残存させることにより、この空洞は低誘電率層として活用される。よって素子スピードの更なる向上が見込まれる。

【0045】下部ゲート電極は上部ゲート電極とコンタクト形成のための引き出し部分まで含めて同形状に加工される。このため上下ゲート電極の電気的接続は上部ゲート電極へのコンタクトホール形成時に下部ゲート電極に達するまでRIE加工を施せば自動的に完了する。

【0046】上部ゲート電極にダミーパターンを形成することで、下部電極材をもちいた埋め込み配線をダブルゲートSOI MOSFETと同時に形成することが可能である。

【図面の簡単な説明】

50

【図1】本発明の半導体装置製造法を説明する断面図を 含む斜視図である。

【図2】本発明の半導体装置製造法を説明する断面図を

含む斜視図である。

【図3】本発明の半導体装置製造法を説明する断面図を含む斜視図である。

【図4】-本発明の半導体装置製造法を説明する断面図を 含む斜視図である。

【図5】本発明の半導体装置製造法を説明する断面図を 含む斜視図である。

【図6】本発明の半導体装置製造法を説明する断面図を 含む斜視図である。

【符号の説明】

- 100 シリコン半導体基板
- 101 シリコン半導体基板に格子状に穿たれた微細トレンチ
- 102 格子状に穿たれた微細トレンチを水素雰囲気中で熱処理することによって形成されたシリコン基板内空洞
- 103 シリコン基板内空洞上部を形成する薄い単結晶*


*シリコン層

201 下部ゲート絶縁膜として形成されたシリコン窒化膜


12

- 202 下部ゲート電極材として形成されたポリシリコ ツーン層
- 301 素子領域を形成する島状単結晶シリコン層
- 302 チャネル領域
- 302、303 ソース/ドレイン領域
- 401 上部ゲート電極をなすポリシリコン
- 10 402 上部ゲート電極上にマスク材として形成された シリコン窒化膜
 - 403 上部ゲート絶縁膜として形成されたシリコン窒化膜
 - 501 酸素原子
 - 601 素子分離を形成するシリコン酸化膜
 - 602 下部ゲート電極


【図1】




【図2】




【図3】



【図4】



[図 5] 302 501 303 304



【図6】